skip to main | skip to sidebar

數位電路與邏輯設計

2008年6月7日 星期六

半減器

真值表








__-__
B = XY















___-___
D= XY+XY = X⊕Y


張貼者: 文伸 於 清晨7:57

沒有留言:

張貼留言

較新的文章 較舊的文章 首頁
訂閱: 張貼留言 (Atom)

網誌存檔

  • ▼  2008 (24)
    • ▼  6月 (20)
      • 上機報告 終於完成了
      • 圖1 和 圖2 的不同
      • 看看這是什麼 圖2
      • 看看這是什麼 圖1
      • 全減器
      • 半減器
      • full adder 全加器
      • half adder 半加器
      • 上機考試
      • D type latch
      • RS Latch (利用NOR)
      • RS Latch (利用NAND)
      • 迪摩根 第二定理
      • 迪摩根 第一定理
      • XNOR 邏輯閘
      • XOR 邏輯閘
      • NOR 邏輯閘
      • NAND 邏輯閘
      • OR邏輯閘
      • AND邏輯閘
    • ►  4月 (1)
    • ►  3月 (3)

關於我自己

文伸
檢視我的完整簡介